



(19) 대한민국특허청(KR)  
(12) 공개특허공보(A)

(11) 공개번호 10-2023-0052448  
(43) 공개일자 2023년04월20일

(51) 국제특허분류(Int. Cl.)  
H02M 7/5387 (2007.01) H02M 1/00 (2007.01)  
H02M 1/44 (2007.01) H02S 40/32 (2014.01)  
(52) CPC특허분류  
H02M 7/53871 (2013.01)  
H02M 1/0003 (2021.05)  
(21) 출원번호 10-2021-0135524  
(22) 출원일자 2021년10월13일  
심사청구일자 2021년10월13일

(71) 출원인  
연세대학교 산학협력단  
서울특별시 서대문구 연세로 50 (신촌동, 연세대학교)  
(72) 발명자  
박정욱  
서울특별시 강남구 압구정로29길 71, 20동 701호  
칸 우스만 알리  
서울특별시 서대문구 연희로6길 21-11  
송민석  
서울특별시 마포구 서강로16길 49, 302호  
(74) 대리인  
권성현, 유광철, 백두진, 강일신, 김정연

전체 청구항 수 : 총 8 항


(54) 발명의 명칭 풀브릿지 벡-부스트 인버터 제어 장치

(57) 요약

본 발명의 풀브릿지 벡-부스트 인버터 제어 장치는 상기 풀브릿지 벡-부스트 인버터의 출력 전압의 부호를 판단하고, 상기 출력 전압에 따라 상기 풀브릿지 벡-부스트 인버터 내에 포함된 복수의 스위치의 온/오프(on/off)를 제어 신호의 듀티(duty) 사이클과 관련된 듀티 비에 기초하여 제어하는 제어부를 포함하고, 상기 풀브릿지 벡-부

(뒷면에 계속)

대표도 - 도4



스트 인버터는, 서로 직렬로 연결된 제1 스위치 및 제2 스위치; 상기 제1 스위치 및 상기 제2 스위치와 병렬로 연결되고, 서로 직렬로 연결된 제3 스위치 및 제4 스위치; 상기 제1 스위치 및 상기 제2 스위치 사이의 마디 및 상기 제3 스위치 및 상기 제4 스위치 사이의 마디에 연결된 입력 전원; 상기 제1 스위치 및 상기 제3 스위치 사이의 마디에 연결된 커패시터; 및 상기 제2 스위치 및 상기 제4 스위치 사이의 마디와 상기 커패시터에 연결된 양방향 스위치를 포함하고, 상기 제어부는 상기 제1 내지 제4 스위치 및 상기 양방향 스위치 중 어느 하나의 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록 제어할 수 있다.

(52) CPC특허분류

*H02M 1/44* (2013.01)

*H02S 40/32* (2015.01)

이 발명을 지원한 국가연구개발사업

과제고유번호	1711130713
과제번호	2020R1A3B2079407
부처명	과학기술정보통신부
과제관리(전문)기관명	한국연구재단
연구사업명	개인기초연구(과기정통부)(R&D)
연구과제명	에너지 대전환 전력망 연구단
기 여 율	1/1
과제수행기관명	연세대학교
연구기간	2021.03.01 ~ 2022.02.28

---

## 명세서

### 청구범위

#### 청구항 1

폴브릿지 벽-부스트 인버터 제어 장치에 있어서,

상기 폴브릿지 벽-부스트 인버터의 출력 전압의 부호를 판단하고, 상기 출력 전압에 따라 상기 폴브릿지 벽-부스트 인버터 내에 포함된 복수의 스위치의 온/오프(on/off)를 제어 신호의 듀티(duty) 사이클과 관련된 듀티 비에 기초하여 제어하는 제어부를 포함하고,

상기 폴브릿지 벽-부스트 인버터는,

서로 직렬로 연결된 제1 스위치 및 제2 스위치;

상기 제1 스위치 및 상기 제2 스위치와 병렬로 연결되고, 서로 직렬로 연결된 제3 스위치 및 제4 스위치;

상기 제1 스위치 및 상기 제2 스위치 사이의 마디 및 상기 제3 스위치 및 상기 제4 스위치 사이의 마디에 연결된 입력 전원;

상기 제1 스위치 및 상기 제3 스위치 사이의 마디에 연결된 커패시터; 및

상기 제2 스위치 및 상기 제4 스위치 사이의 마디와 상기 커패시터에 연결된 양방향 스위치를 포함하고,

상기 제어부는 상기 제1 내지 제4 스위치 및 상기 양방향 스위치 중 어느 하나의 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록 제어하는

폴브릿지 벽-부스트 인버터 제어 장치.

#### 청구항 2

제1항에 있어서,

상기 양방향 스위치는 직렬 연결되는 제1 스위치 소자 및 제2 스위치 소자를 포함하는

폴브릿지 벽-부스트 인버터 제어 장치.

#### 청구항 3

제2항에 있어서,

상기 제어부는 상기 출력 전압의 부호가 양인 경우,

상기 제1 스위치 및 상기 제2 스위치 소자를 온 상태로 동작하게 하고, 상기 제2 스위치, 상기 제3 스위치 및 상기 제1 스위치 소자를 오프 상태로 동작하게 하고,

상기 제4 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록, 상기 폴브릿지 벽-부스트 인버터의 입력 전압과 출력 전압에 따라 생성되는 제1 제어 신호에 기초하여 상기 제4 스위치를 제어하는

폴브릿지 벽-부스트 인버터 제어 장치.

#### 청구항 4

제3항에 있어서,

상기 제어부는 상기 제1 제어 신호를 제1 듀티 비에 기초하여 생성하고,

상기 제1 듀티 비는 상기 풀브릿지 벡-부스트 인버터의 상기 입력 전압 및 상기 출력 전압의 비인 변조 지수 및 라인 주파수에 의해서 정해지는

풀브릿지 벡-부스트 인버터 제어 장치.

#### 청구항 5

제3항에 있어서,

상기 제어부는 상기 출력 전압의 부호가 양인 경우,

상기 제4 스위치가 온 상태인 경우를 제1 모드로 설정하고,

상기 제4 스위치가 오프 상태인 경우를 제2 모드로 설정하고,

상기 제1 모드 및 상기 제2 모드가 순차적으로 반복되도록 상기 제1 제어 신호를 생성하는

풀브릿지 벡-부스트 인버터 제어 장치.

#### 청구항 6

제2항에 있어서,

상기 제어부는 상기 출력 전압의 부호가 음인 경우,

상기 제2 스위치 및 상기 제1 스위치 소자를 온 상태로 동작하게 하고, 상기 제1 스위치, 상기 제4 스위치 및 상기 제2 스위치 소자를 오프 상태로 동작하게 하고,

상기 제3 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록, 상기 풀브릿지 벡-부스트 인버터의 상기 입력 전압과 상기 출력 전압에 따라 생성되는 제2 제어 신호에 기초하여 상기 제3 스위치를 제어하는

풀브릿지 벡-부스트 인버터 제어 장치.

#### 청구항 7

제6항에 있어서,

상기 제어부는 상기 제2 제어 신호를 제2 듀티 비에 기초하여 생성하고,

상기 제2 듀티 비는 상기 풀브릿지 벡-부스트 인버터의 입력 전압 및 출력 전압의 비인 변조 지수 및 라인 주파수에 의해서 정해지는

풀브릿지 벡-부스트 인버터 제어 장치.

#### 청구항 8

제6항에 있어서,

상기 제어부는 상기 출력 전압의 부호가 음인 경우,

상기 제3 스위치가 온 상태인 경우를 제3 모드로 설정하고,

상기 제3 스위치가 오프 상태인 경우를 제4 모드로 설정하고,

상기 제3 모드 및 상기 제4 모드가 순차적으로 반복되도록 상기 제2 제어 신호를 생성하는

풀브릿지 벡-부스트 인버터 제어 장치.

**발명의 설명**

**기술 분야**

[0001] 본 발명은 풀브릿지 벡-부스트 인버터 제어 장치에 관한 것으로, 보다 상세하게는, 고주파로 동작하는 스위치의 개수를 제한하여 전력 손실을 줄일 수 있는 인버터 제어 장치에 관한 것이다.

**배경 기술**

[0002] 태양광 패널과 같은 재생 에너지원의 출력 전압은 환경 조건에 따라 광범위하게 변한다. 따라서, 재생 에너지 시스템의 인버터는 출력 전압을 승압 및 강압할 수 있는 벡-부스트 기능이 필요하다.

[0003] 종래의 단일 단계 차동 부스트 인버터는 2개의 부스트 DC-DC 컨버터를 사용하여 단일 단계에서 벡-부스트 동작을 한다. 그러나, 출력 전류가 연속적이지 않으며 누설 전류를 효과적으로 제거할 수 없었다. 따라서, 출력 전류가 연속적이고, 누설 전류가 효과적으로 제거되며, 전력 손실을 줄일 수 있는 인버터가 필요하다.

**발명의 내용**

**해결하려는 과제**

[0004] 본 발명의 일 과제는 벡-부스트 동작을 수행하는 인버터에 관한 것이다.

[0005] 본 발명의 일과제는 고주파로 동작하는 스위치의 개수를 제한하는 인버터 제어 장치에 관한 것이다.

**과제의 해결 수단**

[0006] 일 실시예에 따른 풀브릿지 벡-부스트 인버터 제어 장치는 풀브릿지 벡-부스트 인버터 제어 장치에 있어서, 상기 풀브릿지 벡-부스트 인버터의 출력 전압의 부호를 판단하고, 상기 출력 전압에 따라 상기 풀브릿지 벡-부스트 인버터 내에 포함된 복수의 스위치의 온/오프(on/off)를 제어 신호의 듀티(duty) 사이클과 관련된 듀티 비에 기초하여 제어하는 제어부를 포함하고, 상기 풀브릿지 벡-부스트 인버터는, 서로 직렬로 연결된 제1 스위치 및 제2 스위치; 상기 제1 스위치 및 상기 제2 스위치와 병렬로 연결되고, 서로 직렬로 연결된 제3 스위치 및 제4 스위치; 상기 제1 스위치 및 상기 제2 스위치 사이의 마디 및 상기 제3 스위치 및 상기 제4 스위치 사이의 마디에 연결된 입력 전원; 상기 제1 스위치 및 상기 제3 스위치 사이의 마디에 연결된 커패시터; 및 상기 제2 스위치 및 상기 제4 스위치 사이의 마디와 상기 커패시터에 연결된 양방향 스위치를 포함하고, 상기 제어부는 상기 제1 내지 제4 스위치 및 상기 양방향 스위치 중 어느 하나의 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록 제어할 수 있다.

[0007] 여기서, 상기 양방향 스위치는 직렬 연결되는 제1 스위치 소자 및 제2 스위치 소자를 포함할 수 있다.

[0008] 여기서, 상기 제어부는 상기 출력 전압의 부호가 양인 경우, 상기 제1 스위치 및 상기 제2 스위치 소자를 온 상태로 동작하게 하고, 상기 제3 스위치, 상기 제4 스위치 및 상기 제1 스위치 소자를 오프 상태로 동작하게 하고, 상기 제4 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록, 상기 풀브릿지 벡-부스트 인버터의 입력 전원과 출력 전압에 따라 생성되는 제1 제어 신호에 기초하여 상기 제4 스위치를 제어할 수 있다.

[0009] 여기서, 상기 제어부는 상기 제1 제어 신호를 제1 듀티 비에 기초하여 생성하고, 상기 제1 듀티 비는 상기 풀브릿지 벡-부스트 인버터의 상기 입력 전압 및 상기 출력 전압의 비인 변조 지수 및 라인 주파수에 의해서 정해질 수 있다.

[0010] 여기서, 상기 제어부는 상기 출력 전압의 부호가 양인 경우, 상기 제4 스위치가 온 상태인 경우를 제1 모드로 설정하고, 상기 제4 스위치가 오프 상태인 경우를 제2 모드로 설정하고, 상기 제1 모드 및 상기 제2 모드가 순차적으로 반복되도록 상기 제1 제어 신호를 생성할 수 있다.

[0011] 여기서, 상기 제어부는 상기 출력 전압의 부호가 음인 경우, 상기 제2 스위치 및 상기 제1 스위치 소자를 온 상태로 동작하게 하고, 상기 제3 스위치, 상기 제4 스위치 및 상기 제2 스위치 소자를 오프 상태로 동작하게 하고, 상기 제3 스위치가 나머지 스위치들보다 높은 주파수로 동작하도록, 상기 풀브릿지 벡-부스트 인버터의 상기 입력 전압과 상기 출력 전압에 따라 생성되는 제2 제어 신호에 기초하여 상기 제3 스위치를 제어할 수 있다.

[0012] 여기서, 상기 제어부는 상기 제2 제어 신호를 제2 듀티 비에 기초하여 생성하고, 상기 제2 듀티 비는 상기 풀브릿지 벡-부스트 인버터의 입력 전압 및 출력 전압의 비인 변조 지수 및 라인 주파수에 의해서 정해질 수 있다.

[0013] 여기서, 상기 제어부는 상기 출력 전압의 부호가 음인 경우, 상기 제3 스위치가 온 상태인 경우를 제3 모드로 설정하고, 상기 제3 스위치가 오프 상태인 경우를 제4 모드로 설정하고, 상기 제3 모드 및 상기 제4 모드가 순차적으로 반복되도록 상기 제2 제어 신호를 생성할 수 있다.

**발명의 효과**

[0014] 본 발명의 일 실시예에 따르면 벡-부스트 동작으로 출력 전압을 승압 및 강압할 수 있는 인버터가 제공될 수 있다.

[0015] 본 발명의 일 실시예에 따르면 고주파로 동작하는 스위치의 개수를 제한하여, 전력 손실을 줄일 수 있는 인버터 제어 장치가 제공될 수 있다.

**도면의 간단한 설명**

[0016] 도 1은 종래의 인버터들을 나타낸 도면이다.

도 2는 본원 발명의 일 실시예에 따른 인버터 회로를 나타낸 도면이다.

도 3은 본원 발명의 일 실시예에 따른 기생 커패시터를 갖는 그리드에 연결된 인버터를 나타낸 도면이다.

도 4는 본원 발명의 일 실시예에 따른 인버터 제어 장치의 스위칭 방법을 나타낸 타이밍도이다.

도 5는 본원 발명의 일 실시예에 따른 인버터의 단순화된 회로를 나타낸 도면이다.

도 6은 본원 발명의 인버터의 제어 신호 입력을 위한 블록 다이어그램을 나타낸 도면이다.

도 7은 출력 전압의 부호가 양인 경우 인버터의 모드에 따른 회로를 나타낸 도면이다.

도 8은 출력 전압의 부호가 음인 경우 인버터의 모드에 따른 회로를 나타낸 도면이다.

도 9는 인버터의 부스트 동작에서의 시뮬레이션 결과를 나타낸 그래프이다.

도 10은 인버터의 벡 동작에서의 시뮬레이션 결과를 나타낸 그래프이다.

**발명을 실시하기 위한 구체적인 내용**

[0017] 본 명세서에 기재된 실시예는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 사상을 명확히 설명하기 위한 것이므로, 본 발명이 본 명세서에 기재된 실시예에 한정되는 것은 아니며, 본 발명의 범위는 본 발명의 사상을 벗어나지 아니하는 수정예 또는 변형예를 포함하는 것으로 해석되어야 한다.

[0018] 본 명세서에서 사용되는 용어는 본 발명에서의 기능을 고려하여 가능한 현재 널리 사용되고 있는 일반적인 용어를 선택하였으나 이는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자의 의도, 관례 또는 새로운 기술의 출현 등에 따라 달라질 수 있다. 다만, 이와 달리 특정한 용어를 임의의 의미로 정의하여 사용하는 경우에는 그 용어의 의미에 관하여 별도로 기재할 것이다. 따라서 본 명세서에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가진 실질적인 의미와 본 명세서의 전반에 걸친 내용을 토대로 해석되어야 한다.

[0019] 본 명세서에 첨부된 도면은 본 발명을 용이하게 설명하기 위한 것으로 도면에 도시된 형상은 본 발명의 이해를 돕기 위하여 필요에 따라 과장되어 표시된 것일 수 있으므로 본 발명이 도면에 의해 한정되는 것은 아니다.

[0020] 본 명세서에서 본 발명에 관련된 공지의 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에 이에 관한 자세한 설명은 필요에 따라 생략하기로 한다.

[0022] 인버터에 누설 전류가 일정 수치 이상인 경우, 감전 등의 안전 사고를 초래할 수 있다. 누설 전류에 대해 법률적으로 규제하고 있는데, 예를 들어 독일 코드 VDE 0126-1-1에 의하면 누설 전류는 0.3A를 초과할 수 없다. 따라서 누설 전류가 법적 값을 초과하지 않도록 인버터를 설계하여야 한다.

[0023] 누설 전류를 감소하기 위해, 종래에 많은 인버터들이 설계되었다.

- [0024] 도 1은 종래의 인버터들을 나타낸 도면이다. 구체적으로, 도 1(a)는 H5 인버터를 나타낸 도면이고, 도 1(b)는 H6 인버터를 나타낸 도면이고, 도 1(c)는 헤릭(Heric) 인버터를 나타낸 도면이다.
- [0025] 도 1을 참조하면, 종래의 인버터들은 변압기가 없는 비절연 인버터이지만, 이들의 토폴로지에는 강압 동작만 존재한다. 인버터를 사용하는 여러 장치, 특히 태양광 패널 등의 장치들의 출력 전압은 환경 조건에 따라 광범위하게 변할 수 있다. 따라서, 상기 장치에 포함된 인버터에는 강압 동작뿐만 아니라 승압 동작까지 수행할 수 있는 벅-부스트 기능이 필요하다.
- [0026] 벅-부스트 기능을 수행하기 위한 일 방법은, 강압 인버터에 승압 라인 주파수 변압기를 추가하는 방법이다. 그러나, 변압기로 인해 효율이 감소하고, 크기, 무게 및 비용은 증가되는 문제점이 존재한다.
- [0027] 벅-부스트 기능을 수행하기 위한 다른 방법은, 강압 인버터와 승압 DC-DC 컨버터를 직렬로 연결하는 방법이다. 그러나, 이는 두개의 높은 주파수 단계가 필요할 수 있다.
- [0028] 두 단계 인버터의 단점을 극복하기 위해 단일 단계 벅-부스트 인버터를 사용하는 방법도 존재한다. 단일 단계 벅-부스트 인버터는 전원 전압이 출력 피크 전압보다 높을 때 강압하는 벅 모드로 동작하고, 소스 전압이 출력 피크 전압보다 낮을 때 승압하는 부스트 모드로 동작할 수 있다.
- [0029] 단일 단계 차동 부스트 인버터는 2개의 부스트 DC-DC 컨버터를 사용하여 단일 단계에서 벅-부스트 동작을 할 수 있다. 그러나, 출력 전류가 연속적이지 않으며, 누설 전류가 효과적으로 제거되지 않는다.
- [0030] 또 다른 방법으로, 듀얼 벅 구조의 벅-부스트를 사용하여 스위칭 신호의 데드 타임을 제거하는 방법이 있다. 그러나, 이 방법은 많은 수동 소자가 필요하고, 누설 전류가 효과적으로 제거되지 않는다는 문제점이 존재한다.
- [0031] 따라서, 본원 발명은 새로운 타입의 풀브릿지 H6 벅-부스트 인버터에 대한 것으로, 본원 발명에 의하면 벅-부스트 동작을 함으로써 전압의 범위를 넓힐 수 있고, 누설 전류를 효과적으로 제거할 수 있다.
- [0033] 도 2는 본원 발명의 일 실시예에 따른 인버터 회로를 나타낸 도면이다.
- [0034] 도 2를 참조하면, 본원 발명의 일 실시예에 따른 인버터 회로는 복수의 스위치를 포함할 수 있다. 인버터 회로는 라인 주파수로 동작하는 스위치들과 고주파로 동작하는 스위치들을 포함할 수 있다. 이때, 라인 주파수는 인버터와 연계된 계통의 주파수일 수 있다.
- [0035] 본원 발명의 인버터는 고주파로 동작하는 스위치의 개수를 한 개로 제한할 수 있다. 따라서, 본원 발명의 인버터는 종래의 인버터 토폴로지보다 전력 손실을 크게 줄일 수 있다. 즉, 모든 스위치가 고주파로 동작하는 종래의 토폴로지보다 고주파에서 동작하는 스위치의 개수가 적기 때문에, 스위치 간 상호 작용에 의한 전파 방해(EMI)가 감소하여, 전력 손실을 줄일 수 있다.
- [0036] 본원 발명에서 고주파로 동작하는 스위치의 개수를 한 개로 제한한다는 것은 고주파로 동작하는 스위치가 하나인 것을 의미할 수 있다. 예를 들어, 스위치 개수 제한은 제1 스위치만 고주파로 동작하고 나머지 스위치는 라인 주파수로 동작하는 것을 의미하는 것일 수 있다.
- [0037] 또한 예를 들어, 스위치 개수 제한은 제1 구간에서는 제1 스위치만 고주파로 동작하고, 제2 구간에서는 제2 스위치만 고주파로 동작하는 등 고주파로 동작할 수 있는 스위치의 개수는 복수개이나, 일 시점에서 고주파로 동작하는 스위치의 개수가 한 개인 것을 의미하는 것일 수 있다.
- [0038] 특히, 본원 발명은 출력 전압이 양인 경우에 고주파로 동작하는 스위치의 개수를 1개로 제한하고, 출력 전압이 음인 경우에도 고주파로 동작하는 스위치의 개수를 1개로 제한한다. 구체적인 내용은 도 4를 참고하여 아래에서 설명한다.
- [0040] 인버터 회로에서, 제1 스위치(S1) 및 제2 스위치(S2)는 서로 직렬로 연결되어 있다. 또한, 제3 스위치(S3) 및 제4 스위치(S4)는 서로 직렬로 연결되어 있다. 제1 스위치(S1)와 제2 스위치(S2) 및 제3 스위치(S3)와 제4 스위치(S4)는 서로 병렬로 연결되어 있다.
- [0041] 인버터 회로에서, 제1 스위치(S1)와 제2 스위치(S2) 사이의 마디 및 제3 스위치(S3)와 제4 스위치(S4) 사이의 마디에는 입력 전원이 연결될 수 있다. 따라서, 본원 발명의 토폴로지는 풀브릿지 토폴로지 또는 H6 토폴로지의

일종일 수 있다.

- [0042] 인버터 회로에서, 제1 스위치(S1)와 제3 스위치(S3) 사이의 마디 및 제2 스위치(S2)와 제4 스위치(S4) 사이의 마디에 그리드가 연결될 수 있다. 이때, 상기 마디들과 그리드 사이에는 인덕터, 커패시터, 스위치 등 복수의 수동 소자가 연결될 수 있다.
- [0043] 구체적으로, 제1 스위치(S1)와 제3 스위치(S3) 사이의 마디는 제1 커패시터(C1) 및 제1 인덕터(L1)와 연결될 수 있다. 또한 제2 스위치(S2)와 제4 스위치(S4) 사이의 마디 및 상기 제1 커패시터(C1)에 양방향 스위치가 연결될 수 있다.
- [0044] 제4 스위치(S4)는 각각 스위치 소자 1개와 스위치 소자와 역병렬 연결된 다이오드 1개를 포함할 수 있다.
- [0045] 도 2(a)에는 양방향 스위치(Sa)가 간단하게 도시되어 있으나, 양방향 스위치(Sa)는 도 2(b)와 같이 스위치 소자 2개와 다이오드 2개를 포함할 수 있다. 양방향 스위치(Sa)에 포함된 다이오드는 도 2(b)에 도시된 바와 같이 각각 스위치 소자와 역병렬 연결되어 있을 수 있다.
- [0046] 즉, 양방향 스위치(Sa)는 제1 스위치 소자(S5a) 및 제2 스위치 소자(S5b)를 포함할 수 있다. 이때, 양방향 스위치(Sa)에 포함된 제1 스위치 소자(S5a)에 연결된 제1 다이오드의 방향은 양방향 스위치(Sa)에 포함된 제2 스위치 소자(S5b)에 연결된 제2 다이오드의 방향과 반대일 수 있다.
- [0047] 인버터 회로는 두개의 인덕터(L0, L1), 디커플링 커패시터(C1) 및 출력 필터 커패시터(C0)를 포함할 수 있다. 출력 인덕터(L0)로 인해, 출력 필터 커패시터(C0)가 없더라도 출력 전압과 전류를 연속적으로 유지할 수 있다. 따라서, 본원 발명의 인버터는 전류를 연속적으로 출력시킬 수 있고, 높은 누설 전류가 없으며 벽-부스트 동작을 수행할 수 있다.
- [0048] 또한, 본원 발명의 인버터 제어 장치는 인버터 내부에서 높은 주파수에서 동작하는 스위치의 개수를 한 번에 하나로 제한할 수 있으므로, 전력 손실을 크게 줄일 수 있다.
- [0050] 도 3은 본원 발명의 일 실시예에 따른 기생 커패시터를 갖는 그리드에 연결된 인버터를 나타낸 도면이다.
- [0051] 도 3을 참조하면, 기생 커패시터를 통한 누설 전류(icm)은 공통 모드 전압(Vcm)에 의존할 수 있다. 공통 모드 전압(Vcm)은 출력(노드 a 및 노드 b)과 기준 N 사이의 전압 평균값일 수 있다. 공통 모드 전압(Vcm)과 차동 모드 전압(Vdm)은 다음과 같다.
- [0052] 
$$V_{cm} = \frac{V_{aN} + V_{bN}}{2}$$
- [0053] 
$$V_{dm} = V_{aN} - V_{bN}$$
- [0054] 여기서 V<sub>aN</sub>과 V<sub>bN</sub>은 도 3에 도시된 바와 같이 중성선 N에 대한 단자(a와 b) 주변의 전압일 수 있다. 본원 발명의 인버터의 전체 공통 모드 전압(Vcm)은 다음과 같다.
- [0055] 
$$V_{tcm} = V_{cm} + V_{cm-dm}$$
- [0056] 여기서 V<sub>cm-dm</sub>은 -V<sub>dm</sub>/2이다. 위 식을 이용하여 다음과 같은 식을 얻을 수 있다.
- [0057] 
$$V_{tcm} = \frac{V_{aN} + V_{bN}}{2} - \left( \frac{V_{aN} - V_{bN}}{2} \right)$$
- [0058] 
$$V_{tcm} = V_{bN}$$
- [0059] 출력 전압이 양인 양의 반주기에서는 V<sub>tcm</sub>은 V<sub>in</sub>과 동일하고, 출력 전압이 음인 음의 반주기에서는 V<sub>tcm</sub>은 0이다.
- [0061] 도 4는 본원 발명의 일 실시예에 따른 인버터 제어 장치의 스위칭 방법을 나타낸 타이밍도이다. 인버터 제어 장치의 처리는 내부의 제어부(프로세서)에 의해 수행될 수 있다. 이때, 제어부는 인버터의 마이크로 컨트롤 유닛

(MCU)일 수 있다. 구체적으로, 제어부는 인버터에 제어 신호를 인가하는 로직 회로 동일 수 있다.

- [0062] 도 4를 참조하면, 본원 발명의 인버터 제어 장치는 출력 전압의 부호에 따라 인버터 회로의 복수의 스위치들을 제어할 수 있다.
- [0063] 인버터 제어 장치에 포함된 제어부의 인버터 제어 방법은 다음과 같다. 인버터 제어 방법은 출력 전압의 부호를 판단하는 단계, 출력 전압의 부호에 따라 제1 스위치(S1)내지 제4 스위치(S4) 및 양방향 스위치(Sa)의 온/오프를 제어하는 제어 신호를 생성하는 단계를 포함할 수 있다.
- [0064] 먼저, 제어부는 출력 전압의 부호를 판단할 수 있다. 제어부는 타이밍에 대해 출력 전압의 부호가 양인 경우(양의 반주기)와 출력 전압의 부호가 음인 경우(음의 반주기)로 나눌 수 있다.
- [0065] 출력 전압의 부호가 양인 양의 반주기에는, 제어부는 제1 스위치(S1) 및 제2 스위치 소자(S5b)를 온 상태로 동작하도록 제어할 수 있다. 또한 이때, 제어부는 제2 스위치(S2), 제3 스위치(S3) 및 제1 스위치 소자(S5a)를 오프 상태로 동작하도록 제어할 수 있다.
- [0066] 또한 양의 반주기에서, 제어부는 제4 스위치(S4)가 나머지 스위치들보다 고주파로 동작하도록 제어할 수 있다. 구체적으로, 제어부는 제4 스위치(S4)가 제1 제어 신호에 의해 동작하도록 제어할 수 있다.
- [0067] 즉, 제어부는 제1 스위치(S1), 제2 스위치(S2), 제3 스위치(S3) 및 양방향 스위치(S5a, S5b)는 라인 주파수로 동작하고, 제4 스위치(S4)는 고주파로 동작하도록 제어할 수 있다. 제4 스위치(S4)를 제어하는 제1 제어 신호에 대해서는 도 6을 참조하여 이후에 설명한다.
- [0068] 제어부는 제4 스위치(S4)의 온/오프 상태에 따라 모드를 구분할 수 있다.
- [0069] 예를 들어, 제어부는 제4 스위치(S4)가 온 상태인 경우를 제1 모드로 설정할 수 있다. 구체적으로, 제어부는 일정 주기 내에서, 제4 스위치(S4)가 오프 상태였다가 온 상태로 전환되는 순간부터 제4 스위치(S4)가 다시 오프 상태로 전환되는 순간 까지를 제1 모드로 설정할 수 있다.
- [0070] 또한, 제어부는 제4 스위치(S4)가 오프 상태인 경우를 제2 모드로 설정할 수 있다. 구체적으로, 제어부는 일정 주기 내에서, 제4 스위치(S4)가 온 상태였다가 오프 상태로 전환되는 순간부터 제4 스위치(S4)가 다시 온 상태로 전환되는 순간 까지를 제2 모드로 설정할 수 있다.
- [0071] 제어부는 제1 모드 - 제2 모드 - 제1 모드 - 제2 모드의 패턴이 반복되도록 인버터를 제어할 수 있다. 즉, 제어부는 양의 반주기에서 제1 모드 및 제2 모드가 순차적으로 반복되도록 제4 스위치(S4)에 대한 제어 신호를 생성할 수 있다.
- [0072] 제어부의 제어에 의해 양의 반주기에서 상기 제1 모드 및 제2 모드가 출력 전압이 0이 될때까지 반복될 수 있다.
- [0073] 양의 반주기에서 제어부는 다음과 같은 식을 따라 제어 신호를 생성할 수 있다. 아래 식 1은 제1 제어 신호의 듀티(duty) 사이클과 관련된 듀티 비(ratio)를 나타낸 식이다.
- [0074] [식 1]
- [0075] 
$$d_{S4}(t) = \frac{M \sin(\omega t)}{M \sin(\omega t) + 1}$$
- [0076] ( $\omega = 2\pi f$ ,  $f$  : 라인주파수, 변조 지수  $M = \frac{V_o}{V_{in}}$ )
- [0077] 구체적으로, 제어부는 식 1에 기초하여 제4 스위치(S4)를 제어하는 제1 제어 신호를 생성할 수 있다. 이때, 원하는  $V_o$ 에 따라 변조 지수를 다르게 설정할 수 있다.
- [0078] 제어부의 제어 신호 생성에 대해서는 도 6에 자세하게 도시되어 있다.
- [0079] 출력 전압의 부호가 음인 음의 반주기에는, 제어부는 제2 스위치(S2) 및 제1 스위치 소자(S5a)를 온 상태로 동작하도록 제어할 수 있다. 또한 이때, 제1 스위치(S1), 제4 스위치(S4) 및 제2 스위치 소자(S5b)를 오프 상태로 동작하도록 제어할 수 있다.
- [0080] 또한 음의 반주기에서, 제어부는 제3 스위치(S3)가 나머지 스위치들보다 고주파로 동작하도록 제어할 수 있다.

구체적으로, 제어부는 제3 스위치(S3)가 제2 제어 신호에 의해 동작하도록 제어할 수 있다.

[0081] 즉, 제어부는 제1 스위치(S1), 제2 스위치(S2), 제4 스위치(S4) 및 양방향 스위치(S5a, S5b)는 라인 주파수로 동작하고, 제3 스위치(S3)는 고주파로 동작하도록 제어할 수 있다. 제3 스위치(S3)를 제어하는 제2 제어 신호에 대해서는 도 6을 참조하여 이후에 설명한다.

[0082] 제어부는 제3 스위치(S3)의 온/오프 상태에 따라 모드를 구분할 수 있다.

[0083] 예를 들어, 제어부는 제3 스위치(S3)가 온 상태인 경우를 제3 모드로 설정할 수 있다. 구체적으로, 제어부는 일정 주기 내에서, 제3 스위치(S3)가 오프 상태였다가 온 상태로 전환되는 순간부터 제3 스위치(S3)가 다시 오프 상태로 전환되는 순간 까지를 제3 모드로 설정할 수 있다.

[0084] 또한, 제어부는 제3 스위치(S3)가 오프 상태인 경우를 제4 모드로 설정할 수 있다. 구체적으로, 제어부는 일정 주기 내에서, 제3 스위치(S3)가 온 상태였다가 오프 상태로 전환되는 순간부터 제3 스위치(S3)가 다시 온 상태로 전환되는 순간 까지를 제4 모드로 설정할 수 있다.

[0085] 제어부는 제3 모드 - 제4 모드 - 제3 모드 - 제4 모드의 패턴이 반복되도록 인버터를 제어할 수 있다. 즉, 제어부는 음의 반주기에서 제3 모드 및 제4 모드가 순차적으로 반복되도록 제3 스위치(S3)에 대한 제어 신호를 생성할 수 있다.

[0086] 제어부의 제어에 의해 음의 반주기에서 상기 제3 모드 및 제4 모드가 출력 전압이 0이 될때까지 반복될 수 있다.

[0087] 음의 반주기에서 제어부는 다음과 같은 식을 따라 제어 신호를 생성할 수 있다. 아래 식 2는 제2 제어 신호의 듀티(duty) 사이클과 관련된 듀티 비(ratio)를 나타낸 식이다.

[0088] [식 2]

$$d_{s3}(t) = \frac{M \sin(\omega t - \pi)}{M \sin(\omega t - \pi) + 1}$$

[0089]

$$M = \frac{V_o}{V_{in}}$$

[0090]

( $\omega = 2\pi f$ ,  $f$  : 라인주파수, 변조지수)

[0091] 구체적으로, 제어부는 식 2에 기초하여 제3 스위치(S3)를 제어하는 제2 제어 신호를 생성할 수 있다. 이때, 원하는  $V_o$ 에 따라 변조 지수를 다르게 설정할 수 있다.

[0092] 제어부의 제어 신호 생성에 대해서는 도 6에 자세하게 도시되어 있다.

[0094] 도 5는 본원 발명의 일 실시예에 따른 인버터의 단순화된 회로를 나타낸 도면이다.

[0095] 도 5(a)는 출력 전압의 부호가 양인 양의 반주기에서의 회로를 나타낸 것이고, 도 5(b)는 출력 전압의 부호가 음인 음의 반주기에서의 회로를 나타낸 것이다.

[0096] 도 5(a)를 참조하면, 양의 반주기에서 항상 온 또는 오프 상태인 스위치를 고려한다면, 회로도를 간략화할 수 있다. 구체적으로, 양의 반주기에서 항상 같은 상태를 유지하는 스위치는 제1 스위치(S1), 제2 스위치(S2), 제3 스위치(S3) 및 양방향 스위치(S5a, S5b)이다. 따라서, 위 스위치들을 단순화시키면, 양의 반주기에서의 회로를 제4 스위치(S4) 중심으로 도 5(a)와 같이 나타낼 수 있다.

[0097] 마찬가지로 도 5(b)를 참조하면, 음의 반주기에서 항상 온 또는 오프 상태인 스위치를 고려한다면, 회로도를 간략화할 수 있다. 구체적으로, 음의 반주기에서 항상 같은 상태를 유지하는 스위치는 제1 스위치(S1), 제2 스위치(S2), 제4 스위치(S4) 및 양방향 스위치(S5a, S5b)이다. 따라서, 위 스위치들을 단순화시킨다면, 음의 반주기에서의 회로를 제3 스위치(S3) 중심으로 도 5(b)와 같이 나타낼 수 있다.

[0099] 도 6은 본원 발명의 인버터의 제어 신호 입력을 위한 블록 다이어그램을 나타낸 도면이다.

[0100] 도 6을 참조하면, 제어부의 제어 신호 생성 단계를 블록 다이어그램을 통해 파악할 수 있다. 제어 신호는 위의

식 1 및 식 2에 의해 획득한 듀티 비를 사용하여 생성될 수 있다.

- [0101] 예를 들어, 제4 스위치(S4)의 제어 신호를 생성하는 경우, 기준 신호  $G_{sin}(wt)$ 에 듀티 비 0.5, 진폭 1 및 라인 주파수  $f$ 의 라인 주파수 구형파( $V_{rec}$ )를 곱한다. 이때,  $G$ 는  $V_{in}/V_0$ 이고, 이는  $D/(1-D)$ 로 나타낼 수 있다.
- [0102] 그리고 생성된 반파 정현파 신호는 상수 1과 더해진다. 이후 1을 더해진 신호로 나뉘 얻은 역수를 반송파 신호와 함께 비교기를 거쳐 제1 제어 신호가 생성된다.
- [0103] 마찬가지로, 제3 스위치(S3)의 제어 신호를 생성하는 경우, 반전된 구형파 신호에  $V_{rec}$ 를 곱한다. 그 결과 생성된 반파 정현파 신호는 상수 1과 더해진다. 이후 1이 더해진 신호로 나뉘 얻은 역수를 반송파 신호와 함께 비교기를 거쳐 제2 제어 신호가 생성된다.
- [0104] 나머지 제1 스위치(S1), 제2 스위치(S2) 및 양방향 스위치(S5a, S5b)의 제어 신호도 도 6의 블록 다이어그램을 따라 생성될 수 있다.
- [0106] 도 7은 출력 전압의 부호가 양인 경우 인버터의 모드에 따른 회로를 나타낸 도면이다. 즉, 도 7은 양의 반주기에서의 회로를 나타낸 도면이다.
- [0107] 도 7(a)는 제1 모드에서의 전류 흐름을 나타낸 회로도이고, 도 7(b)는 제2 모드에서의 전류 흐름을 나타낸 회로도이다.
- [0108] 도 7(a)를 참조하면, 제1 모드에서 도 4의 타이밍도에 의해 전류는  $V_{in}$ 에서 제4 스위치(S4)를 지난다. 이어서, 전류는 인덕터(L1)를 지날 수 있다. 인덕터(L1)를 지난 일부 전류는 커패시터(C1) 및 인덕터(L0)를 지날 수 있다. 또한, 인덕터(L1)를 지난 일부 전류는 제1 스위치(S1)를 지나 다시  $V_{in}$ 으로 향할 수 있다.
- [0109] 이때, 인덕터 전류  $i_{L1}$ 는  $V_{in}/L1$ 의 기울기로 선형적으로 증가하고, 인덕터 전류  $i_{L0}$ 는  $V_{in}/L0$ 의 기울기로 선형적으로 증가한다. 커패시터 C1은 방전된다.
- [0110] 도 7(b)를 참조하면, 제2 모드에서 도 4의 타이밍도에 의해 전류는 도 7(b)에 도시된 폐회로에서만 흐를 수 있다. 제2 모드에서 제4 스위치(S4)가 오프 상태이기 때문에, 전류가 도시된 폐회로에서만 흐르게 된다.
- [0111] 이때, 인덕터 전류  $i_{L1}$ 는  $V_{in}/L1$ 는  $-V_0/L1$ 의 기울기로 선형적으로 감소하고, 인덕터 전류  $i_{L0}$ 는  $-V_0/L0$ 의 기울기로 선형적으로 감소한다. 커패시터 C1은 충전된다.
- [0113] 도 8은 출력 전압의 부호가 음인 경우 인버터의 모드에 따른 회로를 나타낸 도면이다. 즉, 도 8은 음의 반주기에서의 회로를 나타낸 도면이다.
- [0114] 도 8(a)는 제3 모드에서의 전류 흐름을 나타낸 회로도이고, 도 8(b)는 제4 모드에서의 전류 흐름을 나타낸 회로도이다.
- [0115] 도 8(a)를 참조하면, 제3 모드에서 전류는  $V_{in}$ 에서 제3 스위치(S3)를 지난다. 이어서, 전류는 인덕터(L1)를 지날 수 있다. 인덕터(L1)를 지난 일부 전류는 커패시터(C0), 저항 및 인덕터(L0)를 지날 수 있다. 또한, 인덕터(L1)를 지난 일부 전류는 제2 스위치(S2)를 지나 다시  $V_{in}$ 으로 향할 수 있다.
- [0116] 이때, 인덕터 전류  $i_{L1}$ 는  $-V_{in}/L1$ 의 기울기로 선형적으로 증가하고, 인덕터 전류  $i_{L0}$ 는  $-V_{in}/L0$ 의 기울기로 선형적으로 증가한다. 커패시터 C1은 방전된다.
- [0117] 도 8(b)를 참조하면, 제4 모드에서 도 4의 타이밍도에 의해 전류는 도 8(b)에 도시된 폐회로에서만 흐를 수 있다. 제4 모드에서 제3 스위치(S3)가 오프 상태이기 때문에, 전류가 도시된 폐회로에서만 흐르게 된다.
- [0118] 이때, 인덕터 전류  $i_{L1}$ 는  $V_{in}/L1$ 는  $-V_0/L1$ 의 기울기로 선형적으로 감소하고, 인덕터 전류  $i_{L0}$ 는  $-V_0/L0$ 의 기울기로 선형적으로 감소한다. 커패시터 C1은 충전된다.
- [0120] 도 9는 인버터의 부스트 동작에서의 시뮬레이션 결과를 나타낸 그래프이다. 도 9를 참조하면, 전압을 승압하는 인버터의 부스트 동작 결과를 알 수 있다.
- [0121] 도 9(a)는 인버터의 입력 전압, 출력 전압 및 출력 전류의 그래프이고, 도 9(b)는 인버터의 입력 전압, 출력 전

압 및 인덕터의 전류를 나타낸 그래프이고, 도 9(c)는 드레인-소스 전압의 그래프이다. 도 9를 참조하면, 본원 발명의 제안 회로에 의해 출력 전압이 승압되어, 출력 전압(V<sub>O</sub>)이 입력 전압(V<sub>in</sub>)보다 높아진 것을 확인할 수 있다.

[0123] 도 10은 인버터의 벡 동작에서의 시뮬레이션 결과를 나타낸 그래프이다. 도 10을 참조하면, 전압을 강압하는 인버터의 벡 동작 결과를 알 수 있다.

[0124] 도 10(a)는 인버터의 입력 전압, 출력 전압 및 출력 전류의 그래프이고, 도 10(b)는 인버터의 입력 전압, 출력 전압 및 인덕터의 전류를 나타낸 그래프이고, 도 10(c)는 드레인-소스 전압의 그래프이다. 도 10을 참조하면, 본원 발명의 제안 회로에 의해 출력 전압이 강압되어, 출력 전압(V<sub>O</sub>)이 입력 전압(V<sub>in</sub>)보다 낮아진 것을 확인할 수 있다.

[0126] 본원 발명의 풀브릿지 벡-부스트 인버터는 누설 전류의 문제를 해결할 수 있고, 비교적 간단한 회로 토폴로지를 가지고 있어 저비용, 고효율 및 고전력의 인버터를 구현할 수 있다. 특히, 본원 발명의 풀브릿지 벡-부스트 인버터는 어느 시점에서 고주파로 동작하는 스위치의 개수를 한 개로 제한하여, 전력 손실을 크게 줄일 수 있다.

[0127] 따라서, 본원 발명의 풀브릿지 벡-부스트 인버터는 종래의 인버터보다 더 태양광 발전 어플리케이션에 적합할 수 있다. 본원 발명의 인버터는 6개의 스위치만 필요로 하며 연속 출력 전류를 제공할 수 있다.

[0128] 또한, 일반적으로 계통에 연계된 동작의 경우 계통에 주입되는 전류를 제어하기 위해 계통과 인버터 사이에 인덕터가 필요하다. 그러나, 본원 발명의 인버터는 연속 출력 전류를 가지므로 계통 연계된 동작을 위한 인덕터가 추가적으로 필요하지 않다는 이점이 있다.

[0129] 본원 발명은 태양광 장치에 한정되지 않고 누설 전류의 문제의 해결이 필요하고, 출력 전압을 승압 및 강압해야 하는 다른 어플리케이션에도 적용될 수 있다.


[0131] 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다

[0132] 이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.


[0133] 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

도면


도면1




도면2




도면3




도면4




도면5




도면6





도면7



도면8





도면9



(c)

도면10



(c)